「兩大法寶」帶來千倍算力，埃米時代或提前到來|CCF Chip 2022

雷峰網 (公眾號：雷峰網) 訊息，7月30日，首屆中國計算機學會晶片大會（CCF Chip 2022）在南京開幕。英特爾研究院副總裁、英特爾中國研究院院長宋繼強進行了以“堅持半導體底層技術創新，激發算力千倍級提升”為主題的演講。

演講中，宋繼強向我們分享了英特爾對於如何突破算力瓶頸的思考，展示了英特爾基於異構計算和異構整合技術所取得的成就和英特爾“埃米級”先進製程的相關情況。

千倍算力時代即將到來

隨著科技日新月異的發展，應用場景變得越來越複雜，而這些應用場景想要落地需要更高的算力。比如近年火爆的元宇宙概念，雖然目前很多廠商都已經做出了嘗試，但離人們心目中真正的元宇宙還是相去甚遠。

要想實現真正“身臨其境”的元宇宙，需要足以支撐起虛擬場景的龐大算力。2021年，英特爾加速計算系統和圖形組的負責人Raja Koduri曾表示“要為元宇宙提供動力我們需要比今天強大的多的技術，計算效率要比現在的先進水平提高1000倍。”

隨著摩爾定律的放緩，要達到這一算力水平似乎變得愈來愈艱難，但隨著計算架構和封裝技術的革新，這個未來正在一步步向我們走來。

宋繼強在演講中提出，面對目前的算力需求，傳統的單一計算架構已經達到效能和功耗的瓶頸。 要想實現算力進一步的飛躍，需要依靠異構計算和異構整合兩大“法寶”。

異構計算就是用不同的架構處理不同型別的資料，做到“物盡其用”，用合適的工具解決合適的問題。這能夠大大提高算力的利用率。

但這些不同架構的晶片可能並不是同一製程，無法整合到同一SoC中，這就需要異構整合技術。

異構整合是指能夠把不同工藝下製造的晶片整合到同一晶片中的先進封裝工藝，這使得異構計算利用不同架構晶片形成更高效的解決方案成為了可能。

宋繼強介紹道，目前2.5D的EMIB封裝技術已經可以把平面上整合的晶片很好的連線，並將凸點間距有效降低到50微米以下，並且未來可能繼續降低至30-45微米的級別。

而3D封裝的Foveros技術則能夠把不同計算的芯粒在垂直層面上封裝，目前Foveros Omni技術已經可以做到將凸點間距降至36微米，未來Foveros Direct技術則可以將凸點間距降到10微米以下。

英特爾的Ponte Vecchio就是這兩種技術的集大成者。這一SoC中集成了來自5個不同製程節點，分別由英特爾和臺積電製造的47種不同晶片。在水平層面上採用了EMIB技術，在垂直方向上則採用了Foveros技術封裝。

在異構計算和異構整合之外，對神經擬態晶片的探索也是打破算力瓶頸的重要途徑。

宋繼強指出，目前的人工智慧大多數依然是依靠GPU、CPU或者是加速器，他們的本質依然是乘加器的跌價。而神經擬態晶片則是用模擬人類神經元的方式構造其中底層的計算單元。

如果構造出這種晶片，再通過脈衝神經網路的方式程式設計人工智慧演算法，將有機會達到能效比千倍提升。在同樣的能耗下，能夠達到目前乘加器晶片的千倍算力。

製程推進加速，埃米時代或將提前到來

在探索打破瓶頸的同時，功耗也是一個必須要考慮的問題。

一千倍的算力不能以一千倍的功耗作為代價，否則算力的提升將會變得毫無意義。

要想降低晶片的功耗，就需要更先進的製程工藝。

隨著摩爾定律在傳統設計工藝中逐漸式微，如何延續摩爾定律成為了晶片未來發展的一個重要命題。

在今年2月的英特爾投資人日上，英特爾執行長帕特曾經充滿憧憬的宣佈了英特爾在先進製程上的探索計劃，並表示摩爾定律至少還會持續十年。

按照規劃，英特爾將在四年時間內跨過五個製程節點：Intel4製程的晶片將在2022年下半年投產，Intel3晶片將在2023年下半年投產，而埃米級的Intel20A製程和Intel18A的晶片將在2024年推出。

在本次CCF Chip 2022的演講中，宋繼強給我們帶來了英特爾這番巨集偉規劃的最新進展。

宋繼強表示，已經投產的Intel 7製程晶片產能已達3500萬片，首次採用了EUV光刻機的Intel 4製程也即將推出。

在演講中，宋繼強帶來了更多“埃米級”晶片的細節：在Intel 20A節點中，英特爾將會使用RibbonFET新結構。

這一結構能夠進一步降低平面上電晶體所佔面積，同時使電晶體獲得更快的驅動速度。

而在電晶體供電層面上，英特爾將在Intel20A中引入PowerVia技術實現供電層和邏輯層的完全分開，用底部給上層的功能邏輯部件供電，這將能更有效地使用金屬層，可以很大程度上簡化繞線和減少功耗。

宋繼強還透露，英特爾在Intel 20A和Intel 18A埃米級製程的研發上目前取得了非常不錯的進展，預計這兩個節點將會比預計的更早應用到產品中。

雷峰網原創文章，未經授權禁止轉載。詳情見 轉載須知 。