國產EDA重大突破,數字驗證除錯系統多項空白被填補

語言: CN / TW / HK

去年,整合570億個電晶體,效能強大的蘋果M1 Max處理器的橫空出世讓人大受震撼。

今年,英偉達最新款GPU H100擁有800億個電晶體,並且大放豪言20個H100 GPU,也就是1.6萬億個電晶體,便可承託相當於全球網際網路的流量。

處理器的效能越來越高,整合的電晶體數量越來越多,複雜度也越來越高,那如何才能保證其正常工作?

要讓擁有百億個電晶體的晶片正常工作的難度,就好比要用一個個細胞組成器官,並且能讓器官能夠正常的運作。這個實現的過程,驗證是關鍵。

二三十年前,晶片的複雜度雖然難以和如今的5nm、4nm晶片相提並論,但晶片設計工程師為了確保晶片的功能與自己預期的一致,也需要在晶片製造前進行模擬驗證。

後來,隨著晶片整合的電晶體越來越多,越來越複雜,僅靠模擬實現充分驗證的難度也越來越大,晶片工程師們意識到,晶片的功能、效能的驗證都非常重要。於是,晶片驗證的各種方法都相繼出現,也有了專門的晶片驗證工程師。

如今,典型的SoC(片上系統)晶片的專案研發中,驗證佔了70%的工作量,而其中的40%又是除錯,整個驗證過程繁雜且費時費力。

因此,想要保證設計出的晶片能夠穩定高效執行,驗證和除錯的電子設計自動化(EDA,Electronics Design Automation)工具就至關重要,特別是在晶片設計複雜度不斷提升與研發成本日益增高的當下。

“一方面,晶片驗證場景日益複雜,從單純的功能驗證到今天面對整個系統級、場景級的驗證;另一方面,面對激烈的市場競爭,晶片整合規模不斷擴大,研發週期卻不斷縮短,驗證的重要性日益突出。”燧原科技資深架構師鮑敏祺指出晶片前段驗證面臨的挑戰。

可惜的是,晶片驗證的挑戰越來越大,但市場上已有的EDA驗證和除錯工具並不能很好地滿足當下晶片設計的需求。

芯華章科技研發副總裁林揚淳認為,當前產業除錯方案面對著缺乏創新、資料庫碎片化以及效能侷限等多重挑戰。

這給沒有歷史包袱,又瞭解客戶需求的新創EDA公司帶來了巨大的機會。

芯華章首席市場戰略官謝仲輝對雷峰網表示,一個優秀的,符合市場需求的EDA除錯系統應該具備以下特性:

首先,需要支援很多驗證手段,才能幫助如今的晶片設計做很好地除錯和診斷。

其次,擁有幾百億個電晶體的晶片越來越複雜,為了能夠快速呈現甚至定位出問題,需要好的資料格式以及演算法,支援大量的資料讀寫,也就是說需要有高效能的支撐。

最後,為了能夠更加智慧化和快速呈現和定位問題,需要藉助AI。因為傳統的方式非常依賴驗證工程師的經驗,藉助AI,能夠顯著提升效率。

看到這些需求,提供全面數字驗證EDA的芯華章近日釋出的數字驗證除錯系統曉Fusion Debug,不僅能夠幫助晶片設計公司解決晶片設計過程中除錯的難題,還填補了多項多產技術空白。

第一,昭曉Fusion Debug是一款基於創新架構的全面除錯系統,能支援芯華章智V驗證平臺所有產品的通用除錯底座技術,促成不同產品的協同作用。

這主要是得益於芯華章從開始就致力於底層框架和基礎平臺的研發,能夠解決不同驗證工具資料格式不同的問題,形成共同的資料庫,包括XCDB(儲存design HDL的資訊)、XNDB(記錄design netlist)、XEDB(壓縮儲存了訊號波形)、XCovDB(記錄覆蓋率)。

據雷峰網 (公眾號:雷峰網) 瞭解,國內EDA公司有面向設計,比如佈局佈線或製造相關的資料庫,但還沒有針對全平臺驗證的資料庫,芯華章填補了這一空白。

第二,昭曉Fusion Debug在單機模式能夠帶來2-3倍的效能提升,在分散式系統中可以支援額外5倍的速度提升。 據悉,傳統主流EDA更新換代每次有約10%-20%的提升,能夠實現5倍的提升是一個巨大的突破。

能夠實現效能飛躍的一個關鍵是數字波形格式。昭曉Fusion Debug採用完全自研的高效能數字波形格式XEDB,這一波形格式藉助創新的資料格式和架構,具備高效能、高容量、高波形壓縮比等特點,其提供的高效編碼和壓縮方案,在實際測試中可以帶來比國際主流數字波形格式超8倍的壓縮率。

與其它商業波形格式相比,XEDB的讀寫速度快至3倍,並支援分散式架構,可充分利用多臺機器的物理資源來提升整體系統的效能,實測中表現出的波形寫入速度可以比單機模式提高5倍以上。同時,藉助設計推理引擎和高效能分析引擎提供的動力,昭曉Fusion Debug能夠支援統一且高效能的編譯,快速載入模擬結果和訊號顯示,輕鬆進行訊號連線跟蹤和根本原因分析。

第三,昭曉Fusion Debug的資料結構已經具備了深度學習框架,能夠很容易支援AI技術。

EDA的智慧化能夠把一些繁瑣、重複、需要依靠經驗的工作藉助AI,提升效率的同時降低對工程師的要求。 比如,在除錯過程中,如果一個5-10年的邏輯工程師需要花3-5天的時間找到問題的源頭,有了AI後,一個經驗比較少的工程師可能只需要1天就能找到問題,帶來倍速的效率提升。

合肥市微電子研究院院長陳軍寧和電子科技大學電子科學與工程學院副教授黃樂天從不同的角度指出,下一代EDA工具需要增強工具間的融合以及更智慧化,在減少人力投入的同時,進一步充分利用機器學習、雲端計算等創新技術,從而提高晶片驗證與設計效率。

不過,AI非常依賴演算法和資料,國內EDA公司在資料的積累上顯然沒辦法和巨頭公司比較,那新創EDA公司還能有AI的優勢嗎?

謝仲輝認為,“資料和演算法都非常關鍵。我們所做的是基於演算法和建模的動作,先把底層的架構搭建起來,至於資料,未來我們將用平臺化的理念服務客戶,聚集更多的使用者共同推動EDA智慧化的發展。”

業界期待EDA除錯工具智慧化的同時,也在期待介面的開放。

平頭哥上海半導體技術IP驗證及軟硬協同驗證負責人張天放就說,“在實際應用中,各個晶片的產品除錯特徵不同,對除錯會產生非常多樣化的細分需求。我們希望能夠在國產EDA工具裡面看到一些開放的介面,便於進行二次開發。”

開放介面對於傳統EDA公司來說,無論從商業還是技術的角度,都是一個很大的考驗。但這也恰恰成為了新入局者的機會。

可以看到,昭曉Fusion Debug就提供豐富、可程式設計的資料介面,能讓使用者可針對不同調試場景進行定製化,並能貫通芯華章智V驗證平臺及支援使用者現有的EDA工具。

雷峰網瞭解到,芯華章會提供相關的轉換工具或介面,使用者以及第三方的工具能夠很方便的呼叫資料,並且發揮其自研數字波形格式XEDB的優勢。

謝仲輝強調,“使用我們的開放介面能夠讓使用者呼叫我們的資料完善驗證和除錯的流程,帶來的是一定的靈活性,也能保持效能優勢。”

但回到最初的問題,想要保證一款集成了幾百億個電晶體的晶片沒有bug穩定執行可能嗎?

這是一個靈魂拷問的問題,也是一個非常難回答的問題。

但可以明確的是,像昭曉Fusion Debug這樣創新性產品的推出,能夠更大程度滿足當下晶片驗證和除錯的需求。

而要更好滿足晶片設計的需求,需要整個業界朝著EDA 2.0方向努力,其中的關鍵路徑包括開放和標準化、自動化和智慧化、平臺化和服務化三個方面。

EDA 2.0也是國產EDA產業實現快速發展的機遇。賽迪顧問的資料顯示,2019年全球EDA市場規模為102.5億美元,中國EDA市場規模約為5.8億美元,佔全球市場的5.6%,國內EDA廠商總營收不到4.2億元,僅佔全球市場份額的0.6%,國產化率僅10%左右。

國產EDA的強大,需要國內EDA學術界和產業界的共同努力。

相關文章:

國家級基金領投,EDA公司芯華章宣佈獲得數億Pre-B+輪融資

芯華章傅強:後摩爾時代下,EDA 2.0 賦能數字化未來 | GAIR 2021

AI+雲原生EDA問世,國產EDA公司亮出“王炸”

雷峰網原創文章,未經授權禁止轉載。詳情見 轉載須知

「其他文章」